1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим




Скачать 21,48 Kb.
Название1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим
страница1/10
Дата04.02.2016
Размер21,48 Kb.
ТипДокументы
  1   2   3   4   5   6   7   8   9   10

1. Простейшие модели и система параметров логических элементов

Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим операциям над логическими переменными 0 и 1. Такие операции реализуются логическими элементами в соответствии с формулами алгебры логики. В идеализированных схемах логические элемен­ты могут быть представлена моделями вида (рис. 1.1, а), т. е. условными графическими обозначениями — прямоугольниками, в которых ставится символ выполняемой операции, а на линиях входных и выходных перемен­ных могут изображаться кружки (индикаторы инверсии), если данная пере­менная входит в формулу зависимости выходной переменной от входных в инверсном виде.



а б

Рис. 1.1. Обозначение идеализированного логического элемента (а) и модель логического элемента с фиксированной задержкой (б)

В реальных условиях логические переменные 0 и 1 отображаются, как пра­вило, двумя различными уровнями напряжения: и . Переход от логи­ческих переменных к электрическим сигналам ставит вопрос о логических соглашениях. Необходимо условиться, какой из двух уровней напряжения принять за и какой за . Существуют соглашения положительной и от­рицательной логики. В положительной логике > , а в отрицательной < . Один и тот же элемент, в зависимости от принятого логического соглашения, выполняет различные логические операции. Переход от операции в положительной логике к операции в отрицательной производится ин­вертированием всех переменных.

В дальнейшем, если не оговорено иное, будем пользоваться соглашением положительной логики.

Наряду с обозначениями и могут быть использованы и обозначения вы­сокого и низкого уровней напряжения соответственно как Н (High) и L (Low).

Одни и те же преобразования логических переменных можно задать в раз­личных формах: с помощью операций И, ИЛИ, НЕ (булевский базис), опе­рации И-НЕ (базис Шеффера), операции ИЛИ-НЕ (базис Пирса), а также многими другими способами. Выбор базиса зависит от простоты реализации той или иной операции с помощью электрических схем данной схемотехнологии. Чаще всего встречаются базисы Шеффера и Пирса. В развитых сери­ях стандартных ИС наряду с базовыми логическими элементами обычно имеется и ряд других, выполняющих другие логические операции.

Быстродействие или даже работоспособность ЦУ зависит от задержек сиг­налов в логических элементах и линиях связей между ними. Реальные пере­ходные процессы в логических элементах достаточно сложны, и в моделях они отображаются с той или иной степенью упрощения. В простейшей мо­дели динамические свойства элемента отражаются введением в его выход­ную цепь элемента задержки сигнала на фиксированное время (рис. 1.1, б). В силу простоты такая модель находит применение на практи­ке, несмотря на то, что она является грубой и не учитывает ряд существен­ных факторов: технологического разброса задержек элементов, зависимости их от направления переключения элемента (из 0 в 1 или из 1 в 0), зависимо­сти их от емкостной нагрузки, которая может быть резко выраженной и т. д. Например, для элементов КМОП задержка пропорциональна емкости на­грузки. Простейшая модель не учитывает также фильтрующих свойств ре­альных элементов, благодаря которым короткие входные импульсы, обла­дающие малой энергией, не способны вызвать переключение элемента.

2. Типы выходных каскадов цифровых элементов

Цифровые элементы (логические, запоминающие, буферные) могут иметь выходы следующих типов: логические, с открытым коллектором (стоком), с третьим состоянием, с открытым эмиттером (истоком).

Наличие четырех типов выходов объясняется различными условиями работы элементов в логических цепях, в магистрально-модульных микропроцессор­ных системах и т. д.

Логический выход формирует два уровня выходного напряжения ( и ). Выходное сопротивление логического выхода стремятся сделать малым, способным развивать большие токи для перезаряда емкостных нагрузок и, следовательно, получения высокого быстродействия элемента. Такой тип выхода имеют большинство логических элементов, используемых в комби­национных цепях.

Схемы логических выходов элементов ТТЛ(Ш) и КМОП подобны двухтакт­ным каскадам — в них оба фронта выходного напряжения формируются с участием активных транзисторов, работающих противофазно, что обеспечи­вает малые выходные сопротивления при любом направлении переключения выхода (рис. 1.3, о). Особенность таких выходов состоит в том, что их нельзя соединять парал­лельно. Во-первых, это создает логическую неопределенность, т. к. в точке соединения выхода, формирующего логическую единицу, и выхода, форми­рующего логический нуль, не будет нормального результата. Во-вторых, при соединении выходов, находящихся в различных логических состояниях, возникло бы их "противоборство". Вследствие малых величин выходных со­противлений уравнительный ток при этом может достигать достаточно большой величины, что может вывести из строя электрические элементы выходной цепи.




А)



Б)

Рис. 1.3. Схема выходной цепи цифрового элемента (а) и график изменения потребляемого им тока в процессе переключения (б)

Вторая особенность логического выхода двухтактного типа связана с проте­канием через оба транзистора коротких импульсов тока при переключениях из одного логического состояния в другое. Эти токи протекают от источни­ка питания на общую точку ("землю"). В статических состояниях таких то­ков быть не может, т. к. транзисторы Т1 и Т2 работают в противофазе, и один из них всегда заперт. Однако в переходном процессе из-за некоторой не синхронности переключения транзисторов возникает кратковременная ситуация, в которой проводят оба транзистора, что и порождает короткий импульс сквозного тока значительной величины (рис. 1.3, б).

Элементы с тремя состояниями выхода (типа ТС) кроме логических со­стояний 0 и 1 имеют состояние "отключено", в котором ток выходной це­пи пренебрежимо мал. В это состояние (третье) элемент переводится спе­циальным управляющим сигналом, обеспечивающим запертое состояние обоих транзисторов выходного каскада (Т1 и Т2 на рис. 1.3, а). Сигнал управления элементом типа ТС обычно обозначается как ОЕ (Output Enable). При наличии разрешения (ОБ = 1) элемент работает как обычно, выполняя свою логическую операцию, а при его отсутствии (ОЕ = 0) пе­реходит в состояние "отключено". В ЦУ широко используются буферные элементы типа ТС для управляемой передачи сигналов по тем или иным линиям. Буферы могут быть не инвертирующими или инвертирующими, а сигналы ОЕ — Н - активными или L-активными, что ведет к наличию че­тырех типов буферных каскадов (рис. 1.4).

Выходы типа ТС отмечаются в обозначениях элементов значком треуголь­ника, как на рис. 1.4, или буквой Z (при выполнении документации с по­мощью устройств вывода ЭВМ).

Выходы типа ТС можно соединять параллельно при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формировать сигналы в точке соединения выходов. Эта возможность позволяет применять элементы типа ТС в магистрально-модульных микропроцессорных и иных системах, где многие источники информации поочередно пользуются одной и той же ли­нией связи.



Рис. 1.4. Типы буферных каскадов с третьим состоянием

Элементы типа ТС сохраняют такие достоинства элементов с логическим выходом как быстродействие и высокая нагрузочная способность. Поэтому они являются основными в указанных применениях. В то же время они тре­буют обязательного соблюдения условия отключения всех выходов, соеди­ненных параллельно, кроме одного, т. е. условия OE1+ OE2+...+ ОЕn 1 при объединении n выходов. Нарушение этого условия может привести даже к выходу из строя самих элементов.

Выход с открытым коллектором имеют выходную цепь, заканчиваю­щуюся одиночным транзистором, коллектор которого не соединен с каки­ми-либо цепями внутри микросхемы (рис. 1.5, a). Транзистор управляется от предыдущей части схемы элемента так, что может находиться в насы­щенном или запертом состоянии. Насыщенное состояние трактуется как отображение логического нуля, запертое — единицы. Насыщение транзистора обеспечивает на выходе напряжение (малое на­пряжение насыщения "коллектор-эмиттер"). Запирание же транзистора какого-либо уровня напряжения на выходе элемента не задает, выход при этом имеет фактически неизвестный "плавающий" потенциал, т. к. не под­ключен к каким-либо цепям схемы элемента. Поэтому для формирования высокого уровня напряжения при запирании транзистора на выходе элемен­тов с открытым коллектором (типа ОК) требуется подключать внешние ре­зисторы (или другие нагрузки), соединенные с источником питания.

Несколько выходов типа ОК можно соединять параллельно, подключая их к общей для всех выходов цепочке Ucc - R (рис. 1.5, б). При этом можно по­лучить режим поочередной работы элементов на общую линию, как и для элементов типа ТС, если активным будет лишь один элемент, а выходы всех остальных окажутся запертыми. Если же разрешить активную работу элементов, выходы которых соединены, то можно получить дополнительную логическую операцию, называемую операцией монтажной логики.



а б

Рис. 1.5. Схема выходной цепи цифрового элемента с открытым коллектором (а) и реализации монтажной логики (б)

При реализации монтажной логики высокое напряжение на общем выходе возникает только при запирании всех транзисторов, т. к. насыщение хотя бы одного из них снижает выходное напряжение до уровня . То есть для получения логической единицы на выходе требуется единичное со­стояние всех выходов: выполняется монтажная операция И. Поскольку каж­дый элемент выполняет операцию Шеффера над своими входными пере­менными, общий результат окажется следующим



В обозначениях элементов с ОК после символа функции ставится ромб с черточкой снизу.

При использовании элементов с ОК в магистрально-модульных структурах требуется разрешать или запрещать работу того или иного элемента. Для элементов типа ТС это делалось с помощью специального сигнала ОЕ. Для элементов типа ОК в качестве входа ОЕ может быть использован один из обычных входов элемента. Если речь идет об элементе И-НЕ, то, подавая 0 на любой из входов, можно запретить работу элемента, поставив его выход в разомкнутое состояние независимо от состояния других входов. Уровень 1 на этом входе разрешит работу элемента.

Положительной чертой элементов с ОК при работе в магистрально-модульных системах является их защищенность от повреждений из-за оши­бок управления, приводящих к одновременной выдаче на шину нескольких слов, а также возможность реализации дополнительных операций монтаж­ной логики. Недостатком таких элементов является большая задержка пере­ключения из 0 в 1. При этом переключении происходит заряд выходной ем­кости сравнительно малым током резистора R. Сопротивление резистора нельзя сделать слишком малым, т. к. это привело бы к большим токам вы­ходной цепи в статике при насыщенном состоянии выходного транзистора. Поэтому положительный фронт выходного напряжения формируется отно­сительно медленно с постоянной времени RC. До порогового напряжения (до середины полного перепада напряжения) экспоненциально изменяю­щийся сигнал изменится за время 0,7RC, что и составляет задержку tз01.



а б

Рис. 1.6. Схемы для расчета минимального (а) и максимального (б) значений сопротивления внешней цепи в каскадах с открытым коллектором

При работе с элементами типа ОК проектировщик должен задать сопротив­ление резистора R, которое не является стандартным, а определяется для конкретных условий. Анализ статических режимов задает ограничения ве­личины сопротивления R снизу и сверху. Значение сопротивления резисто­ра R выбирается в этом диапазоне с учетом быстродействия схемы и по­требляемой ею мощности.

Ограничение снизу величины сопротивления резистора R связано с тем, что ее уменьшение может вызвать перегрузку насыщенного транзистора по току. На рис. 1.6, а показан режим, в котором нулевое состояние выхода схемы обеспечивается элементом 1 с ОК. Из этого рисунка видно, что через выход элемента 1 протекает суммарный ток, складывающийся из токов резистора, входных токов логических элементов (ЛЭ1...ЛЭn) и токов выходов запертых транзисторов элементов с ОК 2.. .m, т. е.



где Iвх.о — входные токи элементов-приемников сигнала при низком уровне входных напряжений; Iz — токи запертых выходов ОК (обычно пренебре­жимо малые); ir = (Ucc - Uo)/R. Чтобы ток выхода элемента 1 не превысил допустимого значения Iвых.о.max следует соблюдать следующее условие



Ограничение сверху величины сопротивления резистора R связано с необ­ходимостью гарантировать достаточно высокий уровень напряжения , формируемого в схеме при запертом состоянии всех выходов элементов с ОК. Из схемы (рис. 1.6, б) видно, что U1 = Ucc - IRR.

В то же время ir = mIz + nIвх.1.max.Из полученных выражений следует



где — паспортный параметр элемента.

Имея границы диапазона значений сопротивления резистора R, получен­ные, как показано выше, проектировщик должен выбрать некоторое кон­кретное его значение. Выбор вблизи нижней границы улучшает быстродей­ствие схемы, а выбор вблизи верхней уменьшает потребляемую схемой мощность.

Выход с открытым эмиттером

Выход с открытым эмиттером характерен для элементов типа ЭСЛ. Для ра­боты на магистраль такие элементы не используются. Возможность соеди­нять друг с другом выходы с открытым эмиттером при объединении эмиттерных резисторов в один общий резистор приводит к схеме рис. 1.7, иногда называемой "эмиттерный дот" и используемой при построении логических схем для получения дополнительной операции монтажной логики. Элемен­ты ЭСЛ имеют противофазные выходы, на одном из которых реализуется функция ИЛИ, на другом — ИЛИ-НЕ. Соединяя прямые выходы несколь­ких элементов, получают расширение по ИЛИ (входные переменные соеди­няемых элементов образуют единую дизъюнкцию). Соединяя инверсные выходы, получают операцию И-ИЛИ относительно инверсий входных пере­менных, т. к. при этом



Рис. 1.7. Схема "эмиттерного дота".

Соединяя прямой выход с инверсным, можно получить функцию вида



3. Паразитные связи цифровых элементов по цепям питания.

Одной из важнейших задач при проектировании и эксплуатации ЦУ являет­ся борьба со сбоями из-за помех. Типовой проблемой здесь является, в ча­стности, наличие токовых импульсов в цепях питания ИС. При переключениях элементов в цепях питания создаются кратковременные импульсные токи, благодаря чему сами элементы становятся источниками помех для соседних элементов. Токовые импульсы в цепях питания созда­ются упомянутыми в предыдущем параграфе сквозными токами выходных каскадов типов ТТЛ(Ш) и КМОП, а также токами перезаряда емкостей, что свойственно и всем другим типам элементов. Для определенности далее будем говорить о сквозных токах, хотя практиче­ски то же самое можно говорить и о токах перезаряда емкостей. Импульс сквозного тока переключающегося элемента 1 (рис. 1.8, а) Iскв про­текает через транзисторы выходного каскада, условно изображенные замк­нутыми ключами, от источника питания Ucc на общую точку схемы GND через линии, имеющие полные сопротивления Zcc, и zgnd. Главную часть сопротивлений составляют индуктивности линий, на которых выделяются напряжения . Протекание сквозного тока создает на линии пи­тания отрицательный импульс, а на линии общей точки ("земли") — поло­жительный. Эти импульсы воздействуют на подключенный вблизи элемента 1 элемент 2. Если, как показано на рисунке, элемент 2 находится в состоя­нии логического нуля, то его выход через насыщенный транзистор выход­ного каскада, отображаемый замкнутым ключом, связан с линией GND, следовательно, импульс с этой линии попадет на выход элемента 2, откуда сможет распространяться и далее по обычным сигнальным цепям. При еди­ничном состоянии элемента 2 на его выход пройдет отрицательный импульс помехи с линии источника питания.



А)



Б)

Рис. 1.8. Схемы, поясняющие процесс возникновения импульсных помех гари переключении цифрового элемента {а), и пути протекания сквозного тока при наличии в схеме фильтрующего конденсатора (б)

Для борьбы с этими опасными помехами нужны "хорошая земля" и фильт­рация напряжений питания.

"Качество земли" улучшается конструктивными мерами, снижающими со­противление zgnd: шины "земли" делаются утолщенными, нередко для их реализации отводят целые плоскости многослойных конструкций (плат и кристаллов), систему "заземления" соединяют с несколькими выводами кор­пуса, чтобы сократить пути прохождения токов в этой системе и др. Для шин питания схемы наряду с конструктивными методами применяют и схемотехнические: в цепи выходных каскадов добавляют небольшие сопро­тивления, ограничивающие сквозные токи и токи перезаряда емкостей; ис­пользуют элементы с управляемой крутизной фронтов для уменьшения про­изводных сигнальных напряжений и токов; применяют развязывающие кас­кады на выходах ИС для ограничения емкостных нагрузок на этих выходах; используют фильтрацию питающих напряжений. Для фильтрации напряжений питания между линиями Ucc и "землей" вклю­чают конденсаторы. Высокая эффективность этого метода борьбы с паразит­ными связями элементов через цепи питания связана со следующим обстоя­тельством. Цифровые узлы и устройства питают от высококачественных бло­ков питания со стабилизированным выходным напряжением. Такие источни­ки имеют очень малые выходные сопротивления за счет применения глубоких отрицательных обратных связей в схемах блоков питания. Однако цепь обрат­ной связи инерционна и не успевает отрабатывать короткие импульсные по­мехи. Поэтому для коротких помех выходное сопротивление источника не обеспечивает того низкого уровня, которое оно имеет в статике. Установка фильтрующих конденсаторов Сф создает путь (рис. 1.8, б), по которому замы­каются импульсы сквозного тока и токи перезаряда емкостей, минуя сопро­тивление Zсс. Естественно, конденсаторы должны иметь малое сопротивление для высокочастотных сигналов, поэтому для фильтрации выбирают те типы конденсаторов, которые имеют малые паразитные индуктивности.

Рекомендации по числу, типу и емкости фильтрующих конденсаторов выра­батываются практикой и приводятся в руководящих материалах по приме­нению конкретных типов ИС.

  1   2   3   4   5   6   7   8   9   10

Похожие:

1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЗазнаев О. И. Вторая молодость «долгожителя»: концепт «политический институт» в современной науке Раздел Теоретические проблемы политологии
Институты – это конструкции, созданные человеческим сознанием. Но даже самые убежденные представители неоклассической школы признают...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: Адресация операндов Основная функция любого процессора, ради которой он и создается, это выполнение команд. Система команд, выполняемых процессором,
Система команд, выполняемых процессором, представляет собой нечто подобное таблице истинности логических элементов или таблице режимов...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: природный фактор
В конечном счете все, чем обладает современный человек, кроме знаний и информации, сделано из природного материала, пусть и преобразованного....
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПрограмма «Credo Топополан» программа создания цифровой модели местности и выпуска топографических плАнов
Назначение: создание цифровой модели местности инженерного назначения, выпуск планшетов и чертежей топографических планов
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconМежсистемные взаимодействия в сложных информационных структурах создания рэс
Показаны преобразования модели при изменении параметров изделия в ходе жизненного цикла и результаты применения подобных методик...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconОпределение параметров модели процесса миграции радионуклидов в почве
Предлагается методика экспериментального определения параметров модели процесса миграции радионуклидов в почве
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconУтренняя гимнастика
Основные движения бег и подскоки обязательно включаются в утреннюю гимнастику, они усиливают деятельность сердечно-сосудистой и дыхательной...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим icon1 00 книг, без которых нельзя прожить
В конечном счете, качество выигрывает. Хотя люди и скупали "Код да Винчи" миллионными тиражами, но в опросе о любимых книгах британцев...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПятая международная конференция
Законы преобразования информации: Общая теория информации и интеллект. (Yi-Xin Zhong, Китай)
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconРекомендации участникам олимпиады по истории основные подходы к проведению Олимпиады по истории
Особо выделим цель – отбор учащихся-победителей для создания ими портфолио успешности ученика и, в конечном счете, формирования льготных...
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib2.znate.ru 2012
обратиться к администрации
Библиотека
Главная страница