1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим




Скачать 21,48 Kb.
Название1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим
страница10/10
Дата04.02.2016
Размер21,48 Kb.
ТипДокументы
1   2   3   4   5   6   7   8   9   10

42. СБИС программируемой логики типа "система на кристалле".

Уменьшение топологических норм проектирования и ряд технологических усовершенствований довели уровень интеграции современных микросхем СБИС ПЛ до величин в несколько миллионов эквивалентных вентилей, а быстродействие до тактовых частот в 500...600 и более МГц. На таких кри­сталлах можно разместить целую систему (процессорную часть, память, ин­терфейсные схемы и др.).

Определение СБИС как "система на кристалле" возникло вследствие двух факторов. Во-первых, из-за высокого уровня интеграции, позволяющего раз­местить на кристалле схему высокой сложности (систему). При этом разные по функционированию блоки реализуются одними и теми же аппаратными средствами благодаря их программируемое™. Такие СБИС обозначаются в англоязычной литературе термином generic. Во-вторых, из-за того, что СБИС приобретает специализированные области, выделенные на кристалле для опреде­ленных функций — аппаратные ядра (Hardcores). Системы разного назначения разделяются, тем не менее, на типовые части, что и ставит вопрос о целесооб­разности введения в СБИС ПЛ наряду с программируемой логикой специали­зированных областей с заранее определенными функциями.

Введение специализированных аппаратных ядер, имея ряд позитивных след­ствий, сужает в то же время круг потребителей СБИС, поскольку в сравнении с полностью программируемыми схемами (типа generic) уменьшается их универсальность.

Реализация сложных функций специализированными аппаратными ядрами значительно уменьшает площадь кристалла в сравнении с их реализациями на конфигурируемых логических блоках. Для некоторых аппаратных ядер площадь снижается на порядок, для других меньше. Например, умножитель 8x8, построенный по модифицированному алгоритму Бута и реализован­ный методами заказного проектирования, разместился на площади в 5 раз меньшей, чем такой же, реализованный на реконфигурируемых логических блоках, обычных для взятой FPGA.

Таким образом, введение специализированных аппаратных ядер в FPGA и CPLD — процесс противоречивый по результатам. Он сокращает площадь кристалла при реализации сложных функций и ведет к достижению макси­мального быстродействия, но и таит в себе нежелательные последствия для изготовителя СБИС, т. к. может ощутимо сузить рынок их сбыта, а это ведет к росту цен и потере в какой-то мере конкурентоспособности продукции.

Что же сбудет преобладать? Здесь ключевой вопрос — какие именно специа­лизированные аппаратные ядра будут выбраны для реализации.

Самый очевидный выбор — блоки ОЗУ. Эти блоки в той или иной мере нужны почти для всех систем, причем некоторые из них требуют очень больших объемов памяти. Выяснились уже и условия эффективного исполь­зования ядер памяти — не слишком крупные блоки, возможность изменять организацию памяти, возможность иметь асинхронный и синхронный ре­жимы работы, организовывать буферы FIFO и двухпортовую память. Мно­гие FPGA уже давно основываются на SRAM-ячейках (обычно на каждый конфигурируемый ЛБ тратится 16...32 бит ОЗУ), и эти ячейки могут быть применены не только для конфигурирования ЛБ, но и организуются в про­стые ОЗУ, которые могут далее объединяться в более емкие регистровые файлы." Однако такой вариант не дает максимального быстродействия и су­щественно снижает количество доступной пользователю логики кристалла, т. к. каждый 16..'32 бита памяти "выводят из строя" целый ЛБ, т. е. по экви­валентной сложности 10...20 логических вентилей.

В среднем блок ОЗУ с заказным проектированием емкостью 256...512 бит может быть реализован на площади в приблизительно 1/10 от той, которая затрачивается на подобный" блок, составленный.из распределенных на кри­сталле ячеек памяти конфигурации. Времена доступа также уменьшаются в 1,5...4 раза.

Области ОЗУ— первые и, безусловно, главные специализированные аппаратные ядра. Других не так уж много. Это умножители, используемые в некоторых СБИС ПЛ, а также схемы интерфейса JTAG. Ядра интерфейса JTAG ус­пешно внедрились во многие СБИС ПЛ, поскольку они выполняют важные функции, нужные очень многим, занимают очень небольшую площадь на кристалле и позволяют достичь высокого быстродействия.

Самыми сложными из практически известных ядер являются контроллеры шины PCI, также необходимые в очень многих приложениях и требующие максимального быстродействия.


43. Особенности однородных и блочных SOPC

Микросхемы уровня "системы на кристалле" применяются для решения сложных задач. Их проектирование требует больших затрат труда и времени. Подсчитано, что в рамках традиционного проектирования разработка слож­ной СБИС требует до 500 человеко-лет. Необходимость снижения трудоем­кости и стоимости проектирования — все более острая проблема микроэлек­троники, одним из основных путей решения которой стало создание библиотек схемных решений, предлагаемых проектировщику. Такие биб­лиотеки получили широкое распространение в практике проектирования матричных БИС (МАБИС) на основе базовых матричных кристаллов (БМК). Производители БМК сами разрабатывали библиотеки заранее про­веренных и документированных схемных решений, чтобы облегчить исполь­зование своих кристаллов системотехниками. Усложнение БМК и СБИС ПЛ сделало проблему создания заранее отработанных схемных решений еще более важной. Созданием таких готовых решений стали заниматься не толь­ко изготовители кристаллов, но и специализированные фирмы, разработки которых пригодны для кристаллов разных производителей. Изготовителями кристаллов и специализированными фирмами были синте­зированы многочисленные библиотечные блоки, диапазон сложностей ко­торых очень широк — от уровня функциональных узлов (счетчиков, регист­ров) до уровня таких устройств, как микропроцессоры, микроконтроллеры или ЦОС-ядра. Библиотечные блоки для СБИС ПЛ могут быть представле­ны в разной форме. Различают следующие варианты:

soft-ядра или виртуальные компоненты. Это файл, который можно интег­рировать в описание проектируемого устройства на языках HDL;

firm-ядра, это вариант, близкий к первому, его применяют для блоков, быстродействие которых особенно важно. В этих ядрах задание схемы является более жестким, чем в файле поведенческого описания, свойст­венного soft-ядрам, поскольку в описании firm-блока предопределены некоторые схемные межсоединения;

hard-ядра, представляющие собою реализованные на кристалле области с фиксированными функциями, что позволяет оптимизировать соответст­вующие схемы, спроектированные методами заказного проектирования, но не позволяет как-либо репрограммировать эти ядра.

Между soft- и firm-ядрами, с одной стороны, и hard-ядрами, с другой, име­ется существенная разница. Hard-ядра приобретаются вместе с микросхемой как ее части и не являются в этом смысле самостоятельным товаром. Soft- и firm-ядра, получившие название блоков IP (Intellectual Properties), т. е. единиц интеллектуальной собственности, приобретаются как самостоятельные про­дукты, причем высокой стоимости. Наряду с международным обозначением IP в работах отечественного НИИ "Прогресс" используется русский термин СФ-блоки (сложные функциональные блоки).

В зависимости от характера применяемых ядер можно разделить SOPC на

два типа.

Однородные (в англоязычной литературе они иногда обозначаются терми­ном generic). В этих SOPC используются soft-ядра или firm-ядра и разные функциональные блоки реализуются идентичными схемотехническими средствами благодаря их программируемости. Однородность здесь харак­теризует только незапрограммированный кристалл, т. е. понимается как признак конфигурируемости всех его областей, поскольку эти области содержат однотипные программируемые схемные ресурсы. Заметим, что принятое определение "однородные" следует относить лишь к основной части СБИС, в отдельных ее областях вспомогательного характера могут быть "неоднородности", в частности, наличие в СБИС ПЛ встроенной памяти, блоков, управления параметрами синхросигналов и некоторых других устройств терминологически не выводит СБИС ПЛ из класса од­нородных SOPC. Данные для загрузки памяти конфигурации, приводя­щей к реализации нужного блока (soft-ядра, firm-ядра), поставляются многими фирмами, но имеют достаточно высокую стоимость. В одно родных SO PC реализуемые блоки могут размещаться в разных областях кристалла с помощью их программирования (конфигурирования).

П Блочные. Это определение возникло из-за того, что "системы на кристал­ле" стали приобретать характерные специализированные области (hard-ядра), жестко выделенные для определенных функций — аппаратные яд­ра. Так как системы разного назначения содержат, тем не менее, типовые части, возникает вопрос о целесообразности введения в СБИС ПС наря­ду с программируемой логикой специализированных областей с заранее определенными функциями. Таким образом, SOPC блочного типа вклю­чают в себя как программируемые, так и фиксированные области, в кото­рых реализованы блоки с предопределенными функциями. В других об­ластях кристалла размещается программируемая пользователем часть, чаще всего типа FPGA. Характер и сложность аппаратных ядер блочных SOPC со временем изменяются. Вначале аппаратные ядра были довольно простыми, сейчас основным ядром блочных SOPC нередко служит мик­ропроцессор или микроконтроллер. Аппаратные ядра обеспечивают работу на максимальных частотах. Например, для технологии с топологической нормой 0,13 мкм аппаратное ядро 32-разрядного процессора работает на частотах до 300 МГц, а блоки памяти дают времена доступа 3 не.


44. Концепция флэш-памяти SOPC.

Все рассмотренные выше SOPC имели триггерную память конфигурации. Однако среди выпускаемых имеется и мегавентильная (пока единственная) SOPC с флэш-памятью для хранения данных конфигурации. Это микросхема ProASIC Plus фирмы Actel. Сравнительные достоинства и недостатки ПЛИС с разными типами памяти конфигурации уже обсуждались ранее. Здесь от­метим только, что энергонезависимость флэш-памяти позволяет исключить из системы внешнее запоминающее устройство для стартовой загрузки кон­фигурационной памяти, а это благоприятно для засекречивания проектов. Кроме того, отсутствие начальной загрузки SOPC делает ее готовой к работе сразу после включения питания.

В номенклатуре однородных СБИС ПЛ имеется ряд микросхем, не дости­гающих мегавентильного уровня сложности, но имеющих средства под­держки построения систем, что приближает их к схемам, рассмотренным в этом параграфе. В этой группе микросхем прежде всего следует выделить семейство Eclipse фирмы QuickLogic с программированием перемычек типа antifuse.


45. Интерфейс JTAG и периферийное сканирование.

Термином JTAG обозначают совокупность средств и операций, позволяю­щих проводить тестирование БИС/СБИС без физического доступа к каждо­му ее выводу. Аббревиатура JTAG возникла по наименованию разработчи­ка — объединенной группы по тестам Joint Test Action Group. Термином "периферийное сканирование" (ПС) или по-английски Boundary Scan Testing (BST) называют тестирование по JTAG стандарту (IEEE Std 1149.1). Такое тестирование возможно только для микросхем, внутри которых имеется набор специальных элементов — ячеек периферийного сканирования (ячеек ПС), в английской терминологии BSC (Boundary Scan Cells) и схем управления их работой.

Ячейки BSC размещены между каждым внешним выводом микросхемы и схемами кристалла, образующими само проверяемое устройство. Все боль­шее число современных микросхем снабжается интерфейсом JTAG, т. е. возможностями периферийного сканирования.

Основная концепция периферийного сканирования иллюстрируется рис. 8.24, а. Ячейки сканирования BSC могут работать в разных режимах. В рабочем режиме они просто пропускают сигналы через себя слева направо и не изменяют функционирования устройства. При этом для выходов обыч­ного логического типа нужна одна BSC, для выходов с третьим состоянием — две (вторая для выработки сигнала управления буфером), для двунаправлен­ных выводов — три, что видно из рис. 8.24, а. Входные сигналы проходят че­рез ячейки BSC прямо к соответствующим точкам основных схем кристалла.

В режиме тестирования пропуск сигналов через ячейки прекращается, а са­ми они, соединяясь последовательно, образуют сдвигающий регистр, обла­дающий также некоторыми дополнительными функциями. В такой сдви­гающий регистр со входа данных тестирования может быть введен тестовый код для подачи на входные точки основной схемы кристалла. Результат, ко­торый выработает основная схема, загружается в ячейки BSC на ее выходах и затем выводится последовательно для сравнения с ожидаемым правиль­ным результатом вне устройства.

Схема BSC (рис. 8.24, б) содержит два мультиплексора и два D-триггера. В зависимости от адресного входа "Режим" выходного мультиплексора, ячейка либо свободно пропускает сигнал со входа на выход, либо передает на выход состояние второго триггера. Адресный сигнал входного мультиплексора "Сдвиг" управляет подачей на первый триггер входного сигнала (от логических входов микросхемы) или же сигнала от предыдущей ячейки. Таким образом, по синхросигналу для первых триггеров и при передаче через входной муль­типлексор сигнала "Вход" осуществляется параллельная загрузка этих тригге­ров во всех ячейках. При передаче через входной мультиплексор сигнала от предьщущей ячейки тактовый сигнал производит сдвиг на один разряд, в реги­стре, образованном последовательным соединением ячеек.

По синхросигналу "Обновление" текущее содержимое регистра, составлен­ного из цепочки первых триггеров, переписывается в статический регистр, составленный из вторых триггеров. Сдвиги в регистре на триггерах 1 не бу­дут влиять на содержимое регистра на триггерах 2.

Периферийное сканирование позволяет проверять работу самих микросхем, монтажные межсоединения микросхем между собой на печатной плате, счи­тывать сигналы на выводах микросхемы во время ее работы или управлять этими сигналами.



Рис. 8.24. Структура аппаратных средств интерфейса JTAG (а) и схема ячейки периферийного сканирования (6)

Проверка работы самих микросхем состоит в задании для них входного воз­действия и наблюдения за полученным результатом, проверка исправности монтажа микросхем на плате осуществляется, например, при взаимодейст­вии двух микросхем, имеющих JTAG интерфейс. В этом случае тестирую­щая информация вводится в выходные ячейки одной микросхемы, а затемпереписывается во входные ячейки другой. При исправности всех межсо­единений принятая информация идентична введенной.

Порт тестирования ПТ (ТАР, Test Access Port) — это 4 (иногда 5) специально выделенных выводов микросхемы. Функциональное назначение этих линий:

TDI (вход тестовых данных) — вход последовательных данных периферийного сканирования. Команды и данные вдвигаются в микросхему с этого вывода по переднему фронту сигнала ТСК;

TDO (выход тестовых данных) — выход последовательных данных. Команды и данные выдвигаются из микросхемы с этого вывода по заднему фронту сигнала ТСК;

ТСК (вход тестового тактирования) — тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирова­ния периферийных ячеек равна 8 МГц;

TMS (вход управления тестированием) — обеспечивает выбор режима тести­рования.

В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, т. к. инициализация возможна путем подачи соответствующей последовательности сигналов на вход TMS.

Работа средств обеспечения интерфейса JTAG подчиняется сигналам автома­та управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определенное сочетание сигналов TMS и ТСК обеспечивает ввод команды для автомата и ее исполнение.

Порядок операций при периферийном сканировании: загрузка кода коман­ды, загрузка данных, исполнение команды, считывание результата. Подроб­нее о работе средств управления интерфейсом JTAG говорится, например, в работе [30].

С помощью расширения возможностей интерфейса JTAG можно произво­дить также реконфигурацию микросхем непосредственно в системе, без из­влечения микросхем из устройства.


  1. Простейшие модели и система параметров логических элементов.

  2. Типы выходов цифровых элементов.

  3. Паразитные связи цифровых элементов по цепям питания.

  4. Помехи в сигнальных линиях.

  5. Линии передачи сигналов.

  6. Гальваническая развязка.

  7. Генераторы импульсов.

  8. Режимы неиспользуемых входов.

  9. Согласование уровней сигналов при сопряжении элементов.

  10. ЗУ. Система параметров.

  11. Основные структуры ЗУ.

  12. Схемы контроля.

  13. Синхронизация в цифровых устройствах.

  14. Двухфазная синхронизация.

  15. Конвейеризация трактов передачи данных.

  16. Запоминающие устройства типа ROM(M).

  17. ЗУ типа ЕЕРRОМ.

  18. Флэш-память.

  19. Многоуровневое хранение зарядов.

  20. Импульсное питание ROM.

  21. Использование ЗУ для решения задач обработки информации.

  22. Статические ЗУ; характеристика, запоминающий элемент, временные диаграммы.

  23. Энергонезависимость статических ЗУ.

  24. Память типа NV-SRAM.

  25. Динамические запоминающие устройства.

  26. Запоминающий элемент DRAM.

  27. Усилитель-регенератор DRAM.

  28. Мультиплексирование шины адреса DRAM.

  29. Контроллер DRAM.

  30. DRAM повышенного быстродействия.

  31. Перспективные ЗУ.

  32. Программируемые логические матрицы.

  33. Программируемая матричная логика.

  34. Воспроизведение логических функций на PLA.

  35. Расширение функциональных возможностей логических матриц.

  36. PLD. Структура и возможности.

  37. БМК. Структура и возможности.

  38. ПЛИС. Программируемые ключи.

  39. Функциональные блоки CPLD.

  40. Логические блоки FPGA.

  41. Динамически реконфигурируемые системы.

  42. «Система на кристалле».

  43. Особенности однородных и блочных SOPC

  44. Концепция флэш-памяти SOPC.

  45. Схемотехника интерфейса JTAG.



1   2   3   4   5   6   7   8   9   10

Похожие:

1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЗазнаев О. И. Вторая молодость «долгожителя»: концепт «политический институт» в современной науке Раздел Теоретические проблемы политологии
Институты – это конструкции, созданные человеческим сознанием. Но даже самые убежденные представители неоклассической школы признают...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: Адресация операндов Основная функция любого процессора, ради которой он и создается, это выполнение команд. Система команд, выполняемых процессором,
Система команд, выполняемых процессором, представляет собой нечто подобное таблице истинности логических элементов или таблице режимов...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: природный фактор
В конечном счете все, чем обладает современный человек, кроме знаний и информации, сделано из природного материала, пусть и преобразованного....
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПрограмма «Credo Топополан» программа создания цифровой модели местности и выпуска топографических плАнов
Назначение: создание цифровой модели местности инженерного назначения, выпуск планшетов и чертежей топографических планов
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconМежсистемные взаимодействия в сложных информационных структурах создания рэс
Показаны преобразования модели при изменении параметров изделия в ходе жизненного цикла и результаты применения подобных методик...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconОпределение параметров модели процесса миграции радионуклидов в почве
Предлагается методика экспериментального определения параметров модели процесса миграции радионуклидов в почве
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconУтренняя гимнастика
Основные движения бег и подскоки обязательно включаются в утреннюю гимнастику, они усиливают деятельность сердечно-сосудистой и дыхательной...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим icon1 00 книг, без которых нельзя прожить
В конечном счете, качество выигрывает. Хотя люди и скупали "Код да Винчи" миллионными тиражами, но в опросе о любимых книгах британцев...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПятая международная конференция
Законы преобразования информации: Общая теория информации и интеллект. (Yi-Xin Zhong, Китай)
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconРекомендации участникам олимпиады по истории основные подходы к проведению Олимпиады по истории
Особо выделим цель – отбор учащихся-победителей для создания ими портфолио успешности ученика и, в конечном счете, формирования льготных...
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib2.znate.ru 2012
обратиться к администрации
Библиотека
Главная страница