1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим




Скачать 21,48 Kb.
Название1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим
страница6/10
Дата04.02.2016
Размер21,48 Kb.
ТипДокументы
1   2   3   4   5   6   7   8   9   10


Рис. 4.44. Схема контроллера динамического ОЗУ

При этом модуль памяти получает сигналы RAS и CAS, соответствующие рабочему режиму, адреса А1 и А2 строк и столбцов, выдаваемые процессо­ром в сопровождении стробов RAS и CAS, а также сигналы управления

R/W и ОЕ. При записи модулем памяти воспринимаются входные данные DI, при чтении выдаются выходные данные DO. Так реализуется рабочий режим.

Генератор G непрерывно генерирует последовательность импульсов, период повторения которых равен длительности цикла чтения ЗУ. Делитель частоты ДЧ понижает частоту импульсов генератора так, что на его выходе период повторения импульсов будет равен периоду регенерации Тре| (составит не­сколько миллисекунд). Таким образом, с периодом Трег на выходе ДЧ появ ляется импульс, что заставляет триггер Т1 принять единичное состояние и инициировать режим регенерации. Единичное значение сигнала HOLD яв­ляется сигналом запроса на управление памятью со стороны контроллера. Этот сигнал поступает на соответствующий вход процессора. Процессор не может остановиться мгновенно, т. к. для прерывания выполняемой им программы требуются определенные операции. Произведя эти операции, процессор вырабатывает' сигнал HLDA, разрешающий переход к операции регенерации ЗУ. Сигнал HLDA устанавливает триггер Т2, в результате чего блокируется передача стробов RAS и CAS на модуль памяти, разрешается передача на вход RASper, вырабатываемого формирователем контроллера, мультиплексор MUX2 переключается на передачу адресов со счетчика CTR на адресный вход ЗУ. Одновременно с этим триггер Т2 снимает сигнал асинхронного сброса со входа R счетчика, и он начинает перебирать адреса строк от нулевого до максимального (конкретно в показанной схеме таких адресов 64). Появление импульса переполнения счетчика сбрасывает триггер Т1, обозначая этим окончание операции регенерации и снимая сигнал HOLD. В ответ процессор снимает сигнал HLDA, после чего очередной им­пульс генератора сбрасывает Т2, возвращая схему в рабочий режим.

В последнее время разработаны совмещенные контроллеры кэш-памяти и динамических ЗУ.

В некоторых ЗУ схемы регенерации данных реализованы на самом кристал­ле памяти, и от разработчика не требуется специальных мер по организации • этого процесса. Такие ЗУ называют квазистатическими. Примером квази­статических ЗУ служат микросхемы фирмы Mosys (Monolithic Systems), называемые 1T-SRAM и трактуемые как статические ЗУ с однотранзистор-ными запоминающими элементами, что по существу неправильно, т. к. за­поминающим элементом является все-таки конденсатор.


30. Динамические запоминающие устройства повышенного быстродействии.

Современные микропроцессоры характеризуются высоким быстродействи­ем. Это требует и увеличения скорости работы ОЗУ, обменивающихся ин­формацией с процессорами. Особенно остро эта задача стоит перед разра­ботчиками динамических ОЗУ, которые благодаря максимальной информа­ционной емкости и низкой стоимости занимают ведущее место в составе основной памяти компьютеров. В последнее время предложен ряд вариантов динамических ОЗУ повышен­ного быстродействия. Методы, использованные в этих ОЗУ, основаны на пред­положении о кучности адресов при обращениях к ОЗУ. Это отвечает тенден­ции, проявляющейся при выполнении самых разных программ и состоящей в том, что адреса последующих обращений к ОЗУ вероятнее всего располо­жены рядом с адресом текущего обращения.

Вариант FPM (Fast Page Mode, быстрый страничный режим доступа) эф­фективен, если после обращения к некоторому ЗЭ следующее обращение будет к ЗЭ в той же строке. Сравним такую ситуацию с более общей.

При чтений по произвольному адресу старший полуадрес выбирает строку, затем младший полуадрес выбирает столбец в матрице ЗЭ. При этом сначала требуется перезарядить шину выборки строки, а затем шину выборки столб­ца, что сопровождается соответствующими задержками.

При обращении к строке (странице), во всех ЗЭ строки проходят процессы, соответствующие двум первым фазам полного цикла обмена (по стробу RAS), и эти элементы готовы к выполнению очередных фаз. При обраще­нии к данным в пределах одной страницы адрес строки остается неизмен­ным, изменяются только адреса столбцов в сопровождении сигнала строба CAS. Изменяет состояние фактически только группа ключей 3 и 4 (см. рис. 4.37). Пока не изменился номер страницы, в циклах обмена исключены некоторые этапы, что сокращает длительность циклов.

Временные диаграммы для режима FPM представлены на рис. 4.38. Видно, что время доступа к данным при неизменности адреса строки RA и измене­ниях,только адреса столбца сокращается в сравнении со временем доступа при полном цикле (временем доступа при первом обращении к ЗУ). Харак­терную пропорциональность времен первого и последующих обращений к ЗУ можно записать следующим образом: 5-3-3-... .

Режим FPM — начало линии развития методов повышения быстродействия динамических ЗУ. По быстродействию его возможности уже намного пре­вышены более поздними разработками, тем не менее метод FPM находит свою область применения, и соответствующие ЗУ до сих пор занимают дос­таточно большой сектор рынка.

Дополнительные средства для организации режима FPM просты: требуется лишь проверять принадлежность очередного адреса текущей странице (строке), что позволяет выполнять цикл страничного режима. В противном случае требуется выполнение обычного (полного) цикла. Разработанные ОЗУ типа FPM обеспечивают времена обращения к ЗУ 30...40 не, что допус­кает их работу с процессорными шинами на тактовой частоте до 33 МГц.



Рис. 4.38. Временные диаграммы режима FPM динамических ОЗУ

Структуры типа EDORAM, Структуры типа EDORAM (Extended Data Out RAM, т. е. ОЗУ с расширен­ным выводом данных) близки к структурам FPM и отличаются от них мо­дификацией процесса вывода данных. В EDORAM данные в усилителях-регенераторах не сбрасываются по окончании строба CAS. При этом на кристалле как бы появляется статический регистр, хранящий строку. При обращениях в пределах строки (страницы) используется чтение данных из регистра, т. е. быстродействующей статической памяти. По-прежнему ис­пользуется только сигнал CAS, но длительность его может быть сокращена в сравнении с режимом FPM. Это увеличивает быстродействие ЗУ. В случае применения памяти типа EDORAM характерная пропорциональность вре­мен обращения будет следующей: 5-2-2-....

Разработанные EDORAM допускают работу на частотах до 50 МГц. Такие ЗУ получили широкое распространение, в частности из-за тесной преемственно­сти с разработанными ранее ЗУ типа FPM, замена которых на EDORAM тре­бует лишь небольших изменений в схеме и синхросигналах ЗУ.

В структуре типа BEDORAM (Burst EDORAM, т. е. с пакетным расширен­ным доступом) содержится дополнительно счетчик адресов столбцов. При обращении к группе слов (пакету) адрес столбца формируется обычным способом только в начале пакетного цикла. Для последующих передач адре­са образуются быстро с помощью инкрементирования счетчика. Характер­ная пропорциональность времен первого и последующих обращений 5-1-1-1 (имеется в виду часто применяемый вариант с длиной пакета, равной 4). Память типа BEDORAM не получила широкого распространения из-за по­явления сильного конкурента — синхронных DRAM (SDRAM), в которых не только достигается пропорциональность времен обращений 5-1-1-1, но и сами времена существенно сокращаются.

В структурах MDRAM (Multibank DRAM, многобанковые ОЗУ) память де­лится на части (банки) Обращение к банкам поочередное, чем исключается ожидание перезаряда шин. Пока считываются данные из одного банка, другие имеют "передышку" на подготовку, после которой появляется воз­можность обращения к ним без дополнительного ожидания. При наруше­нии очередности и повторном обращении к тому же банку выполняется полный цикл обращения к памяти. Чем больше банков, тем меньше будет повторных последовательных обращений в один и тот же банк.

Так как процессор чаще всего считывает данные по последовательным адре­сам, то эффект ускорения работы ЗУ достигается уже при делении памяти всего на два блока, а именно на один с нечетными адресами, другой — с четными. Банки ЗУ типа MDRAM могут строиться на обычных DRAM без каких-либо схемных изменений.

Структуры типа SDRAM. Хотя переход от базовой структуры DRAM к архитектурам FPM и EDORAM повысил быстродействие памяти, этого оказалось недостаточно для совре­менных компьютеров и графических систем. Память типа SDRAM (Synchronous DRAM) заняла сейчас важное место в качестве быстродейст­вующей памяти с высокой пропускной способностью.

В SDRAM синхросигналы памяти тесно увязаны с тактовой частотой систе­мы, в них используется конвейеризация тракта продвижения информации, может применяться многобанковая структура памяти и др.

Синхронные DRAM были предложены в 1994 г. в работе [58] как двухбанко­вые системы с трехступенчатым конвейером, имевшие пропускную способ­ность 250 Мбайт/с. Эти ЗУ работали на частоте 125 МГц при Ucc = 3,3 В и топологической норме 0,5 мкм. Причем площадь кристалла (113,7мм2) практически не отличалась от площади кристаллов обычных DRAM той же емкости.

До более подробного ознакомления с памятью типа SDRAM рассмотрим общий вопрос о конвейеризации трактов обработки информации. Сущность конвей­еризации заключается в разбиении трактов обработки информации на ступени. На рис. 4.39 показан тракт обработки данных, содержащий входной и выходной регистры и логическую схему между ними. Исходя из тезиса о возможности подачи новых входных данных только после окончания обработки старых, полу­чим минимальный период тактовых импульсов для этой схемы:



где tpг — задержка входного регистра на пути "такт-выход"; tкц — задержка сиг­нала в комбинационной цепи (логической схеме); tsu— время предустановки выходного регистра.



Рис. 4.39. Исходный (а) и конвейеризованный (б) тракты обработки информации

Уменьшения Tmin, т. е. повышения частоты тактовых импульсов, можно добиться снижением tкц путем расщепления логической схемы на ступени, разделенные регистрами (рис. 4.39, б). Если логическая схема расщепляется по глубине ровно пополам, то новое значение минимального периода тактовых импульсов опреде­лится тем же соотношением, что и для схемы, показанной на рис. 4.39, а, однако численное значение задержки логической схемы нужно будет уменьшить вдвое.

Применение конвейера увеличивает поток информации от входа к выходу за единицу времени, хотя, в то же время, единица информации проходит от входа к выходу за большее время, чем в схеме без конвейеризации.

В микросхемах SDRAM внешние управляющие сигналы фиксируются по­ложительными фронтами тактовых импульсов и используются для генера­ции команд, управляющих процессами в ЗУ. Команда ACT (Active) связана с выбором строки по соответствующему адресу. Команда RED (Read) опре­деляет адрес первого столбца для чтения данных. Команда PRE (Precharge) связана с этапом предзаряда шин.

Первое слово после формирования адреса появляется с запаздыванием на несколько тактов (Access Latency). Время доступа при этом "обычное", т. е. такое, каким бы оно было в стандартном ЗУ. Адреса следующих слов фор­мируются внутренним счетчиком, и слова появляются в каждом такте (рис. 4.40, а). Чтобы ускорить темп появления слов, в пакете организуется трехступенчатый конвейер (рис. 4.40, б). Работу конвейера можно опреде­лить как параллельное функционирование последовательно активизируемых блоков. В соответствии с управлением тактами каждый сегмент схемы столбца работает в параллель с другими (рис. 4.40, в).

В микросхемах SDRAM предусматривают возможность регулировки запаз­дывания первого доступа с целью приспособления памяти к частотным тре­бованиям системы и длины пакета, в котором слова читаются или записы­ваются в каждом такте после всего одной команды.



Рис. 4.40. Временные диаграммы (а), трехступенчатый конвейер (б) и временные соотношения обработки информации (в) для синхронных динамических ОЗУ

К достоинствам SDRAM относится отсутствие больших проблем по согласо­ванию взаимного положения во времени входных сигналов, что в иных слу­чаях может быть сложным. Здесь же положение облегчается, т. к. входные сигналы фиксируются (защелкиваются) фронтами тактовых импульсов, же­стко задающими моменты их появления и исчезновения. В SDRAM легко реализуются и многобанковые системы памяти на одном кристалле.

Структуры типа RDRAM. Микросхемы названы по имени фирмы разработчика — Rambus (RDRAM — Rambus DRAM). Они представляют собою байт-последовательную память с очень высоким темпом передачи байтов. Основными новшествами архитек­турного плана являются синхронизация обоими фронтами тактовых импульсов и специальный новый интерфейс Rambus Channel. Синхронизация принципи­ально сходна с применяемой в SDRAM.

В первой разработке при частоте тактовых импульсов 250 МГц получен темп передачи байтов 500 МГц (2 не/байт). В дальнейшем частота еще повыси­лась в 1,5...3 раза.

Интерфейс Rambus Channel имеет всего 13 сигнальных линий, что значи­тельно меньше, чем у традиционных микросхем памяти. В интерфейсе нет специализированных адресных линий. Вместо обычной адресации по ин­терфейсу посылаются пакеты, включающие в себя команды и адреса. Вна­чале посылается пакет запросов, на который память отвечает пакетом под­тверждения, после чего идет пакет данных. Из-за такого процесса первый доступ к данным оказывается сильно запаздывающим. В первой разработке запаздывание составляло 128 нc. Поэтому при чтении отдельных слов RDRAM совершенно не эффективна. Средняя частота передачи байтов зави­сит от длины пакета данных. При обмене пакетами по 256 байт средняя час­тота будет 400 МГц (к 2 не добавляется 0,5 не на байт), при пакетах по 64 байта — 250 МГц и т. д.

RDRAM идеально подходит для графических и мультимедийных приложе­ний с типичным для них процессом — быстрой выдачей длинной последо­вательности слов для формирования изображения на экране или сходных с этим задач.

Структура DRDRAM. Это близкий родственник RDRAM, называемый Direct RDRAM (DRDRAM). В этой разновидности архитектуры RDRAM преодолен такой фактор, как большое время запаздывания при первом доступе к данным. Естественно, это расширило область использования DRDRAM.

Сегодня в области быстродействующих DRAM доминируют синхронные (SDRAM). Для некомпьютерных применений, требующих больших емко­стей памяти, эта ситуация может сохраниться на многие годы. В компью­терных схемах DRDRAM представляется сильной альтернативой. Имея вре­мена первого доступа, такие же как у SDRAM, DRDRAM не деградируют по скорости при произвольных обращениях больше, чем обычные синхронные DRAM. Пропускная же способность у них продолжает увеличиваться. Уже имеются микросхемы DRDRAM с 16-разрядным интерфейсом (первона­чальные варианты RDRAM имели 8-разрядные). При работе на тактовой частоте 400 МГц и схемотехнике DDR (Double Data Rate), предусматриваю­щей тактирование процессов обоими фронтами импульсов, такие DRDRAM дают пропускную способность (Bandwidth) внутри пакета 1,6 Гбайт/с.

Можно сказать, что в извечной гонке с процессорами ЗУ впервые из дого­няющих стали опережающими, поскольку цифру 1,6 Гбайт/с сейчас вряд ли можно использовать в системах.

В структурах CDRAM (Cached DRAM, кэшированная DRAM) на одном кристалле с DRAM размещена статическая кэш-память (кэш первого уров­ня). При этом кэш обеспечивает быстрый обмен с процессором, если ин­формация находится в кэше, а также быстрое обновление своего содержи­мого. Последняя возможность связана с тем, что размещение кэша на одном кристалле с DRAM делает связи между ними внутренними (реализуемыми внутри кристалла), а в этом случае разрядность шин может быть большой и обмен может производиться большими блоками данных. Например, в CDRAM фирмы Ramtron применена 2048-разрядная шина для обновления содержимого кэша.

Как синоним обозначения CDRAM иногда используется обозначение EDRAM (Enhanced DRAM). Кэширование, как и всегда, эффективно при выполнении программ, для которых промахи относительно кэша достаточно редки.

1   2   3   4   5   6   7   8   9   10

Похожие:

1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЗазнаев О. И. Вторая молодость «долгожителя»: концепт «политический институт» в современной науке Раздел Теоретические проблемы политологии
Институты – это конструкции, созданные человеческим сознанием. Но даже самые убежденные представители неоклассической школы признают...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: Адресация операндов Основная функция любого процессора, ради которой он и создается, это выполнение команд. Система команд, выполняемых процессором,
Система команд, выполняемых процессором, представляет собой нечто подобное таблице истинности логических элементов или таблице режимов...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: природный фактор
В конечном счете все, чем обладает современный человек, кроме знаний и информации, сделано из природного материала, пусть и преобразованного....
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПрограмма «Credo Топополан» программа создания цифровой модели местности и выпуска топографических плАнов
Назначение: создание цифровой модели местности инженерного назначения, выпуск планшетов и чертежей топографических планов
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconМежсистемные взаимодействия в сложных информационных структурах создания рэс
Показаны преобразования модели при изменении параметров изделия в ходе жизненного цикла и результаты применения подобных методик...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconОпределение параметров модели процесса миграции радионуклидов в почве
Предлагается методика экспериментального определения параметров модели процесса миграции радионуклидов в почве
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconУтренняя гимнастика
Основные движения бег и подскоки обязательно включаются в утреннюю гимнастику, они усиливают деятельность сердечно-сосудистой и дыхательной...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим icon1 00 книг, без которых нельзя прожить
В конечном счете, качество выигрывает. Хотя люди и скупали "Код да Винчи" миллионными тиражами, но в опросе о любимых книгах британцев...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПятая международная конференция
Законы преобразования информации: Общая теория информации и интеллект. (Yi-Xin Zhong, Китай)
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconРекомендации участникам олимпиады по истории основные подходы к проведению Олимпиады по истории
Особо выделим цель – отбор учащихся-победителей для создания ими портфолио успешности ученика и, в конечном счете, формирования льготных...
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib2.znate.ru 2012
обратиться к администрации
Библиотека
Главная страница