1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим




Скачать 21,48 Kb.
Название1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим
страница9/10
Дата04.02.2016
Размер21,48 Kb.
ТипДокументы
1   2   3   4   5   6   7   8   9   10

38. Классификация ПЛИС по конструктивно-технологическому типу программируемых элементов.

Классификация ПЛИС (СБИС ПЛ) по конструктивно-технологическому типу программируемых элементов показана на рис. 9.2. Классификация су­жена до класса цифровых микросхем, поскольку аналоговые программируе­мые кристаллы только появляются и классифицировать их еще рано. Про-граммируемость, т. е. реализуемость конкретного проекта на стандартной микросхеме, обеспечивается наличием в ней множества двухполюсников, проводимость которых может быть задана пользователем либо очень малой (это соответствует разомкнутому ключу), либо достаточно большой (это со­ответствует замкнутому ключу). Состояния ключей задают ту или иную кон­фигурацию схеме, формируемой на кристалле. Число программируемых двух­полюсников (программируемых точек связи ПТС) в ПЛИС зависит от ее сложности и может доходить до нескольких миллионов. Для современных ПЛИС (СБИС ПЛ) характерны в первую очередь следующие виды програм­мируемых ключей:

О перемычки типа antifuse (общепринятый русский термин отсутствует);

транзисторы с плавающим затвором (см. рис. 4.17 и текст к нему);

ключевые МОП-транзисторы, управляемые триггерами памяти конфигу­рации ("теневым" ЗУ).

Программирование с помощью перемычек типа antifuse является однократ­ным. В этом заключается основное ограничение на область применения схем с перемычками. Современные перемычки (фирмы QuickLogic и Actel) имеют высокое качество. Для примера на рис. 9.3 показаны перемычки пер­вого поколения фирмы Actel. Эти перемычки компактны, имеют очень ма­лые токи в непроводящем состоянии (единицы фемтоампер, 1 фА = 10~15А). Емкости перемычек также очень малы, порядок их величин — фемтофара-ды. Перемычка образована трехслойным диэлектриком с чередованием сло­ев "оксид-нитрид-оксид", помещенным между проводящими поликремние­вой и диффузионной шинами. Соответственно чередованию слоев Oxid-Nitrid-Oxid перемычки также называют перемычками типа ONO. Сложность изготовления кристалла с перемычками возрастает незначительно — по сравнению с изготовлением кристалла по базовой технологии добавляются 3 фотошаблона.



Рис. 9.2. Классификация ПЛИС по типу программируемых элементов



Рис. 9.3. Программируемые перемычки ONO первого поколения до (а) и после (б) программирования

Программирующий импульс напряжения пробивает перемычку и создает проводящий канал из поликремния между электродами (один электрод по­ликремниевый, другой — диффузионная область п+). Величина тока, созда­ваемого импульсом программирования, влияет на диаметр проводящего ка­нала, что позволяет управлять параметрами проводящей перемычки (ток 5 мА создает перемычки со средним значением сопротивления 600 Ом, ток 15 мА — 100 Ом). Размер I зависит от топологической нормы применяемой технологии (близок к ней). Параметры обоих состояний перемычки должны сохраняться около 40 лет. Малые сопротивления и малые паразитные емко­сти перемычек типа antifuse положительно влияют на скорости распростра­нения сигналов в программируемых связях. Схемы с такими перемычками

обладают повышенной стойкостью к воздействию радиации, надежностью, высокой степенью засекреченности реализованного проекта и невысокой стоимостью.

В настоящее время фирмой Actel используются перемычки второго поколе­ния, основное достоинство которых было заимствовано у фирмы QuickLogic и заключается в размещении области ON О между металлическими провод­никами, что позволило реализовать перемычки не в одной плоскости с ло­гическими схемами, а над ними, экономя таким образом площадь кристалла СБИС.

Элементы EPROM, EEPROM и флэш-памяти на транзисторах с плавающим затвором используются в схемах ППЗУ и рассмотрены в главе 4. Использу­ются они и в ИСПС. Информацию, хранимую в памяти конфигурации с помощью программирования плавающих затворов, можно стирать с помо­щью ультрафиолетового облучения (УФ-стирание) или электрических сиг­налов. Запись новой информации в память осуществляется электрическими сигналами. В настоящее время элементы с УФ-стиранием в новой продук­ции встречаются редко. Но, в то же время, на основе EPROM реализуется популярный вариант без возможности стирания данных — вариант EPROM-ОТР (ОТР, One Time Programmable). Если в обычных EPROM стирание данных производится облучением кристалла через прозрачное окошко в корпусе, то в схемах ОТР дорогостоящий корпус с окошком заменен на де­шевый без окошка, при этом возможность стирания исключается и про­граммирование является однократным.

Для репрограммируемых схем с зарядом/разрядом плавающих затворов сей­час применяются варианты памяти EEPROM и Flash. He повторяя подроб­ностей, напомним основные свойства этих вариантов. Запоминающим эле­ментом для обоих вариантов служит транзистор с двойным затвором. Стирание старой информации и запись новой производятся электрическими сигналами и возможны в режиме ISP (In System Programming), т. е. без изъ­ятия микросхем из смонтированных схем. Режимы стирания и записи ин­формации отличаются от рабочих уровнями используемых напряжений (нужные для стирания и записи повышенные напряжения могут вырабаты­ваться внутри микросхемы. Более того, имеются микросхемы со стиранием и записью напряжениями обычного уровня, но в этом случае длительности этих процессов возрастают). Число циклов репрограммирования хотя и ог­раничено, но достаточно велико (до 105—106).

Транзисторный ключ, управляемый триггером памяти конфигурации, показан на рис. 9.4. Ключевой транзистор Т2 замыкает или размыкает участок аб в зависимости от состояния триггера, выход которого подключен к затвору транзистора Т2. При программировании на линию выборки подается высо­кий потенциал, и транзистор Т1 включается. С линии записи/чтения пода­ется сигнал, устанавливающий триггер в состояние логической 1 или 0. В рабочее режиме транзистор Т1 заперт, триггер сохраняет неизменное со­стояние. Так как от триггера памяти конфигурации не требуется высокое быстродействие, он проектируется с оптимизацией по параметрам компакт­ности и максимальной устойчивости стабильных состояний. Помехи в не­сколько вольт для такого триггера не влияют на его состояние. Схемы с триггерной памятью конфигурации (SRAM-based) впервые разработаны фирмой ХШпх.



Рис. 9.4. Схема ключевого транзистора, управляемого триггером памяти конфигурации

Сравнивая элемент памяти типа "триггер плюс ключ" с элементами antifuse и транзисторами с плавающим затвором, можно видеть его более высокую схемную сложность. Тем не менее, именно такие элементы памяти конфи­гурации сейчас доминируют в ИСПС. Причина этого состоит не только в других достоинствах схем типа SRAM-based, но и в том, что схемная слож­ность триггерных элементов памяти компенсируется их технологической од­нородностью с другими схемами БИС/СБИС (логикой, регистрами), чего не имеют запоминающие элементы других типов (перемычки, транзисторы с плавающими затворами).

Загрузка соответствующих данных в память конфигурации программирует ИСПС. Процесс оперативного программирования осуществляется быстро и может производиться неограниченное число раз. В ИСПС с триггерной па­мятью конфигурация разрушается при каждом выключении питания. При включении питания необходим процесс программирования (инициализации, кон­фигурирования) схемы — загрузка данных конфигурации из какой-либо энергонезависимой памяти, что требует определенного времени.

Триггеры памяти конфигурации распределены по всему кристаллу впере­межку с элементами схемы, которые они конфигурируют. Ключевой тран­зистор Т2 (в английской терминологии pass-transistor) можно назвать про­граммируемой точкой связи ПТС. В английской терминологии используется название Programmable Interconnection Point, сокращенно PIP.

Режим программирования ИСПС с триггерной памятью конфигурации по своему характеру (по скорости, величине используемых напряжений пита­ния) не отличается от рабочего режима, поскольку сводится к простой запи­си кодовой последовательности в цепочку триггеров. Стирание информации как специфический процесс воздействия на запоминающие элементы, тре­бующий относительно длительных операций, вообще устранено.


39. Структура CPLD.

Сложные программируемые логические устройства (СРLD)

Сложные программируемые логические устройства архитектурно произошли от РLD) типа РАL (ПМЛ) и в английской терминологии называются СРLD. Переводу термина CPLD на русский ЯЗЫК соответствует название СПЛУ - сложные программируемые логические устройства, однако этот термин встречается редко.

Структура СРLD.

CPLD (рис. 9.5) состоят из программируемой матрицы соединений ПМС, множества функциональных блоков ФБ, подобных ПМЛ, и блоков ввода/вывода БВВ.



В целом CPLD представляет собой объединение нескольких РАL (ПМЛ) в единое устройство средствами программируемой коммутационной матрицы. Кроме ОСНОВНЫХ блоков СРLD на схеме показаны контроллеры интерфейса JTAG и ISP. используемые для конфигурирования и тестирования создаваемых структур.

Число ФБ, входящих в состав СРLD, изменяется в широких пределах в зависимости от СЛОЖНОСТН данной микросхемы. Каждый ФБ получает по из сигналов от ПМС, выходы ФБ, число которых n, подключены как к программируемой матрице соединений П МС, так и к блокам ввода/вывода БВВ. Блоки ввода/вы вода связаны с внешними двунаправленными выводами. Три вывода (на схеме слева внизу) специализированы и предназначены для глобальных, т. е. общих для всей схемы, сигналов тактирования ССК, управления третьи м состоянием GCK. Воз можно и иное использование специализированных выводов, если они не применяются по назначению. Число контактов ввода/вывода может быть меньше числа выводов ВССХ ФБ. В этом случае часть макроячеек может

быть использована только для выработки внутренних сигналов устройства

(сигналов обратных связей), потребность в которых типична для многих

видов устройств.


40. Программируемые пользователем вентильные матрицы (FPGA).

Программируемые пользователем вентильные матрицы (ППВМ или FPGA) топологически сходны с канальными БМК. В их внутренней области раз­мещается множество регулярно расположенных идентичных конфигурируе­мых логических блоков (КЛБ), между которыми проходят трассировочные каналы, а на периферии кристалла расположены блоки ввода/вывода- (БВВ или ЮВ, Input/Output Blocks). Таким образом, архитектуру ППВМ можно представить рисунком, подобным рис. 7.21, а, д, если вместо наименования "базовая ячейка" иметь в виду наименование КЛБ, а вместо "периферийной ячейки" — БВВ.

К наиболее известным FPGA относятся БИС/СБИС семейств ХС2000, XCiOOO, ХС4000, ХС5000 и Spartan фирмы ХШпх, которая в 1985 г. впервые выпустила FPGA с триггерной памятью конфигурации. Среди FPGA с перемычками типа antiftise следует отметить семейства АСТ1, 1200XL, АСТЗ, 3200DX фирмы Actel, используемые, в частности, в космической аппаратуре США-

Свойства и возможности FPGA зависят в первую очередь от характера их КЛБ и системы межсоединений.

Логические блоки FPGA

В качестве КЛБ (далее для краткости просто ЛБ — логические блоки) ис­пользуются:

□ транзисторные пары, простые логические вентили И-НЕ, ИЛИ-НЕ и т. п. Такие ЛБ называют SLC — Simple Logic Cells;

□ логические модули на основе мультиплексоров;

П логические модули на основе программируемых ПЗУ, такие ЛБ называют LUTs — Look-Up Tables.

Важной характеристикой Л Б является их "зернистость" (Granularity). Другой важной характеристикой считается "функциональность" (Functionality).

Первое свойство связано с тем, насколько "мелкими" будут те части, из ко­торых можно "собирать" нужные схемы, второе — с тем, насколько велики логические возможности ЛБ.

Примером наиболее мелкозернистого может служить ЛБ фирмы Crosspoint Solutions (рис. 8.5, а). Блок содержит цепочки транзисторов с р- и п-каналами (на рисунке использованы американские обозначения транзисто­ров, более простые, чем отечественные). ЛБ — пара из транзисторов разного типа проводимости (выделенный прямоугольник). Между цепочками тран­зисторов имеются трассировочные каналы, в которых могут быть реализова­ны необходимые межсоединения элементов.



Рис. 8.5. Схема мелкозернистых логических блоков (а)





Рис. 8.5. .(окончание) Реализация межсоединений для воспроизведения функции X1X2VX3X4 (б) и пояснения к этой реализации (в, г)

На рис. 8.5, б показан пример межсоединений, дающих реализацию функ­ции F = х^ХДзХф Пары транзисторов в прямоугольниках из штриховых линий имеют такие постоянные напряжения на затворах, что оказываются запертыми. Эти пары разделяют цепочки на части, изолированные друг от друга. В трех секциях собраны схемы типа рис. 8.5, в, т. е. ячейки И-НЕ обычного для схемотехники КМОП типа. Эти ячейки соединены между со­бою как показано на рис. 8.5, г, что и приводит к нужному результату.

Мелкозернистость ЛБ ведет к большей гибкости их использования, возмож­ностям реализовать воспроизводимые функции разными способами, полу­чая разные варианты в координатах "площадь кристалла — быстродействие". В то же время мелкозернистость ЛБ усложняет систему межсоединений FPGA в связи с большим числом профаммируемых точек связи.

Примерами более крупнозернистых ЛБ могут служить используемые в семей­стве микросхем ACT фирмы Actel. На рисунке (см. рис. 2.15, а) был показан Л Б семейства АСТ1, состоящий из трех мультиплексоров "2—1" и элемента ИЛИ, для которого воспроизводимую функцию можно представить сле­дующим образом:

F = (S0VS1)(SAA0VSAA1)V(S0VSi)(SBB0VSBB1).

Подключая ко входам Л Б переменные и константы, можно получить все комбинационные функции двух переменных, все функции трех переменных с, по меньшей мере, одним положительно юнатным входом, многие функ­ции четырех переменных и некоторые функции большего числа перемен­ных, вплоть до восьми. В целом получаются 702 различных варианта (макроса). Например, подключая ко входам переменные и константы соот­ветственно (рис. 8.6), где Sq = с; Sj = SA = Во = 0, Ао = Aj = 1, Bi = a, Sb = b, получим функцию F = ab Vе".



Рис. 8.6._Пример реализации функции F = ab V с с помощью мультиплексорного логического блока



Табличные преобразователи представляют собой ППЗУ, для которых ар­гументы логической функции служат адресом (см. § 4.5). Воспроизводятся любые функции числа аргументов п при организации памяти 2n x 1. Число воспроизводимых функций, т. е. число возможных вариантов программи­рования ЗУ, составляет 22 . Логические преобразователи G и F (блоки па­мяти с организацией 16 х 1) воспроизводят функции 4-х аргументов. Их выходные сигналы могут непосредственно передаваться на выходы Y и X при соответствующем программировании мультиплексоров 4 и 6, либо ис­пользоваться иным образом. Через мультиплексоры 1 и 2 выходы преобра­зователей G и F могут быть поданы на входы преобразователя Н, если мультиплексоры запрограммированы на передачу сигналов от нижних вхо­дов. Кроме того, преобразователь Н может использоваться как третий не­зависимый генератор функций со входами НО, HI и Н2, если мультиплек­соры 1 и 2 запрограммированы иначе. Входной сигнал DIN может добав­ляться как дополнительный аргумент и при подаче на преобразователь Н выходов преобразователей G и F.

При подаче выходных сигналов преобразователей G и F на вход преобразо­вателя Н он воспроизводит функции большего, чем 4 числа аргументов (от 5 до 9, причем для 5 аргументов воспроизводятся любые функции, а для 6...9 лишь некоторые).

В зависимости от программирования мультиплексоров 3 и 5, триггеры при­нимают данные от логических преобразователей или внешнего входа DIN. Сигналы К тактирования триггеров поступают от общего входа через муль­типлексоры 7 и 8, программирование которых позволяет индивидуально из­менять полярность фронта, тактирующего триггеры. Сигнал разрешения тактирования ЕС также поступает от общего входа, но, благодаря мульти­плексорам 9 и 10, можно либо использовать сигнал разрешения, либо по­стоянно разрешить тактирование. Триггеры имеют асинхронные входы ус­тановки и сброса (SD — Set Direct и RD — Reset Direct), один из которых через программируемый селектор S/R может быть подключен к выходу коммутатора SR, который, в свою очередь, может программироваться для подключения к любому из внешних выводов ЛБ С1...С4. Это же возможно и для других выходов коммутаторов верхней строки рис. 8.7.

В специальных режимах блоки G и F функционируют как обычные ОЗУ, способные хранить 32 бита данных. Возможна реализация двухпортовых ОЗУ, буферов FIFO и т. д. Память распределена по всему кристаллу.

41. Построение динамически реконфигурируемых систем.

Динамическая рекон­фигурация (Run-Time Reconfiguration) применима в системах с выполнени­ем действий по шагам, последовательным во времени, когда в данное время требуется только одна определенная настройка микросхемы. Вместо не­скольких аппаратных блоков можно использовать один перестраиваемый, т. е. сэкономить аппаратные ресурсы за счет многократного использования одних и тех же средств в разных ролях.

Динамически реконфигурируемая микросхема может иметь практически любое число настроек, которое ограничивается лишь емкостью памяти для их хранения. Устройства с динамической реконфигурацией уже используются практически и дают ожидаемый положительный эффект. От указанных вы­ше реконфигурируемых систем системы с динамической реконфигурацией отличаются тем, что в них требуется быстрая смена настроек. Обычная на­стройка с введением в микросхему последовательного потока битов или байт-последовательного потока занимает достаточно большое время. В ди­намически реконфигурируемых системах задача решается иначе. В самой системе уже имеется (хранится) набор предварительно загруженных настро­ек, быстро сменяющих друг друга соответственно требованиям реализуемого алгоритма. Проблемы построения систем на микросхемах ПЛ с динамиче­ской реконфигурацией в настоящее время активно исследуются.

В современной литературе ставится также вопрос о построении FPGA-процессоров с иными в сравнении с микропроцессорами свойствами. Алго­ритмы работы процессора загружаются' в FPGA принципиально подобно загрузке в память микропроцессорной системы выполняемой программы. Но при работе системы, в противоположность микропроцессорной системе, возникает сильно выраженный параллелизм на уровне мелкозернистых ло­гических блоков с простейшими командами (типа воспроизведения функ­ции от данного числа аргументов). Такие FPGA-процессоры могут давать хорошие результаты при параллельной обработке данных, где большое чис­ло переменных преобразуется сходным образом.

1   2   3   4   5   6   7   8   9   10

Похожие:

1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЗазнаев О. И. Вторая молодость «долгожителя»: концепт «политический институт» в современной науке Раздел Теоретические проблемы политологии
Институты – это конструкции, созданные человеческим сознанием. Но даже самые убежденные представители неоклассической школы признают...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: Адресация операндов Основная функция любого процессора, ради которой он и создается, это выполнение команд. Система команд, выполняемых процессором,
Система команд, выполняемых процессором, представляет собой нечто подобное таблице истинности логических элементов или таблице режимов...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconЛекция: природный фактор
В конечном счете все, чем обладает современный человек, кроме знаний и информации, сделано из природного материала, пусть и преобразованного....
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПрограмма «Credo Топополан» программа создания цифровой модели местности и выпуска топографических плАнов
Назначение: создание цифровой модели местности инженерного назначения, выпуск планшетов и чертежей топографических планов
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconМежсистемные взаимодействия в сложных информационных структурах создания рэс
Показаны преобразования модели при изменении параметров изделия в ходе жизненного цикла и результаты применения подобных методик...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconОпределение параметров модели процесса миграции радионуклидов в почве
Предлагается методика экспериментального определения параметров модели процесса миграции радионуклидов в почве
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconУтренняя гимнастика
Основные движения бег и подскоки обязательно включаются в утреннюю гимнастику, они усиливают деятельность сердечно-сосудистой и дыхательной...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим icon1 00 книг, без которых нельзя прожить
В конечном счете, качество выигрывает. Хотя люди и скупали "Код да Винчи" миллионными тиражами, но в опросе о любимых книгах британцев...
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconПятая международная конференция
Законы преобразования информации: Общая теория информации и интеллект. (Yi-Xin Zhong, Китай)
1. Простейшие модели и система параметров логических элементов Даже самые сложные преобразования цифровой информации, в конечном счете, сводятся к простейшим iconРекомендации участникам олимпиады по истории основные подходы к проведению Олимпиады по истории
Особо выделим цель – отбор учащихся-победителей для создания ими портфолио успешности ученика и, в конечном счете, формирования льготных...
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib2.znate.ru 2012
обратиться к администрации
Библиотека
Главная страница