! Вопросы, изложенные в учебных пособиях в конспект не включены




Скачать 17,64 Kb.
Название! Вопросы, изложенные в учебных пособиях в конспект не включены
страница1/9
Дата04.02.2016
Размер17,64 Kb.
ТипКонспект
  1   2   3   4   5   6   7   8   9
(! Вопросы, изложенные в учебных пособиях в конспект не включены)


1÷4, 6÷8 и 10÷16 – см. пособие Управление ЭВМ

5. Способы адресации в ПЭВМ с 32-разрядной архитектурой (Гос_ОЭВМ) (с. 1)

9. Эффект гонок в микропрограммных автоматах и способы его устранения (с.4)

17. Сегментация микропрограмм (с.7)


18. Назначение, основные характеристики и функции систем прерывания программ (с.8)

19. Запоминание состояния, переход к прерывающей программе и возврат из нее (с.11)

20. Приоритетное обслуживание прерываний (с.16)

21. Особенности системы прерывания ПЭВМ (Гос_ОЭВМ, но здесь чуть изменено) (с.19)

22. Сравнение систем прерываний ЕС ЭВМ и ПЭВМ (с.22)

23. Классификация систем памяти (см. пособие Память ЭВМ)

24. Сегментная адресация памяти (на примере ПЭВМ) (с. 25)

25. Страничная адресация памяти (с. 28)

26. Защита памяти (с. 31) (возможны пополнения)

27. Защищенный режим в ПЭВМ (с. 32)

28. Алгоритмы замещения информации в основной памяти (с. 34) (подлежит пополнению)

29. Алгоритмы управления очередностью обмена с внешними ЗУ (см. пособие Память ЭВМ)

30. Принципы построения систем ввода-вывода (с. 35)

31. Организация интерфейсов ввода-вывода (с. 37) (не готово)

32. Программное управление вводом-выводом в ЭВМ (с. 38)

33. Передача данных (ввод-вывод) с прямым доступом к памяти (Гос_ОЭВМ) (с. 39)

34. Структура ЭВМ Единой Системы и СМ ЭВМ (с. 41)

35. Основные типы микропроцессоров. Структура микроЭВМ (с. 43)

36. Совмещение во времени выполнения нескольких команд программы (Гос_ОЭВМ) (с. 45)

37. Суперскалярная архитектура процессоров (с. 48)

38. Процессоры с RISC-архитектурой и ЭВМ, управляемые потоками данных (с. 52)

39. Гиперпоточная архитектура в ПЭВМ и архитектура ЭВМ с большой длиной командного слова (с. 55)

40. Классификация вычислительных систем (с. 59)

41. Основные этапы проектирования ЭВМ (отсутствует, пока по пособию Проект. структ. АЛУ)


5. Способы адресации в ПЭВМ с 32-разрядной архитектурой

В 32-рзрядных ПЭВМ реализованы все основные виды способов адресации: прямая, косвенная, индексная (относительная) и непосредственная.

Особенности реализации каждого из способов адресации зависят от режима работы процессора – реального или защищенного.

В реальном режиме (RM – real mode) физический, или исполнительный, адрес памяти (т.е., адрес, по которому производится обращение к оперативной памяти) представляется двадцатью двоичными разрядами, позволяя адресовать оперативную память объемом 1 мегабайт (220 байт). В защищенном (PM – protected mode) режиме физический адрес памяти представляется тридцатью двумя двоичными разрядами, что позволяет обращаться к оперативной памяти объемом 4 гигабайта (232 байт).


Реальный режим обеспечивает совместимость с первыми 16-разрядными процессорами (Intel 8086/8088). В этом режиме физический адрес формируется из двух 16-разрядных составляющих – сегмента и смещения (называемого также эффективным адресом) посредством их суммирования со сдвигом смещения на четыре двоичных разряда вправо по отношению к сегменту:

физический адрес = SSSS0 + DDDD,

где SSSS – четыре шестнадцатеричные цифры, обозначающие сегмент, а DDDD – четыре шестнадцатеричные цифры, обозначающие смещение.

При формировании адреса в качестве сегмента используется содержимое одного из сегментных регистров, а значение смещения, в зависимости от способа адресации, либо задается непосредственно в команде, либо извлекается из памяти или регистра, либо формируется как сумма компонент (база, индекс, смещение – см. ниже), извлекаемых из регистров, памяти или самой команды. В последнем случае, если сумма превосходит 216 – 1 (т.е. занимает более шестнадцати разрядов) используются только 16 младших разрядов суммы, что ограничивает размер сегмента шестьюдесятью четырьмя Kбайт. Эти варианты и соответствуют основным способам адресации.


В защищенном режиме для формирования адреса используется более сложная схема, которая в общем виде представлена на рис. 5.1 ниже.



Рис. 5.1. Общая схема формирования физического адреса памяти в защищенном режиме


Обозначение RPL (requested privilege) на схеме означает хранимую в двух младших разрядах сегментного регистра привилегию, с которой производится обращение к памяти. Основное назначение этой привилегии – контроль прав доступа в механизме защиты памяти.

На этой схеме в процессе формирования физического адреса можно выделить три этапа:

формирование эффективного адреса (являющегося, по сути, относительным адресом логического или физического сегмента оперативной памяти);

формирование линейного адреса – представляющего собой либо физический адрес оперативной памяти (при выключении блока страничной переадресации) либо виртуальный адрес логического пространства страничной памяти при включенном блоке страничной переадресации;

формирование физического адреса оперативной памяти в блоке страничной переадресации.

Последний из этих этапов не является строго обязательным и может быть отключен установкой в “0” бита 31 (PG – paging enable) в управляющем регистре CR0 процессора.


Действия, которые относятся к тому, что обычно называют способами адресации, выполняются на первом этапе – вычисления эффективного адреса. При вычислении этого адреса может использоваться до четырех компонент: база, индекс, масштаб и смещение.

База (Base) – это величина, обычно представляющая адрес (в логическом сегменте) начала какой-либо области (массива) кодов или данных. В 32-разрядном режиме база может храниться в любом из регистров общего назначения процессора.

Индекс (Index) – это также некоторая величина, представляющая либо относительный адрес элемента в области (массиве) кодов или данных, либо (при отсутствии базы) адрес начала такой области. Индекс, как и база, в 32-разрядном режиме может храниться в любом из регистров общего назначения процессора за исключением регистра ESP (Extended Stack Pointer – расширенный указатель стека).

Масштаб (Scale) – это множитель, используемый для увеличения индекса, который может принимать значения 1, 2, 4 и 8, обеспечивая соответствие формату данных (байт, полуслово, слово, двойное слово) определяемой индексом позиции в области (массиву) данных. Масштаб задается непосредственно в коде команды.

Смещение (Displacement) – число (разрядностью 8 или 32 бита), используемое как относительная величина к адресу (в сегменте), задаваемому базой, индексом или их суммой.

Эффективный адрес определяется по соотношению

эффективный адрес = [База]+ [Индекс * Масштаб] + [Смещение],

где [ ], как обычно, означают возможность наличия или отсутствия охватываемой ими компоненты.

Такое формирование эффективного адреса, позволяет реализовать все основные способы адресации (прямую, косвенную, относительную, непосредственную) и требования к ней (перемещаемость программ в памяти, сокращение разрядности адреса в коде команды, предоставление возможностей обработки массивов и иных информационных объектов). Хотя, например, функция перемещения программ в памяти в защищенном режиме реализуется сегментным (и страничным) механизмом.


Вычисление адреса в соответствии с приведенным выше соотношением при различных сочетаниях компонент дает 8 способов адресации:


Способ адресации (Address Mode)

Способ формирования эффективного адреса (ЭА)

Прямая адресация (Direct Mode)

ЭА = Смещение

Косвенная регистровая адресация (Register Indirect Mode)

ЭА = База

Индексная адресация (Index Mode)

ЭА = Индекс + Смещение

Индексная адресация с масштабированием (Scaled Index Mode)

ЭА = Индекс * Масштаб + Смещение

Базовая адресация (Based Mode)

ЭА = База + Смещение

Базово-индексная адресация (Based Index Mode)

ЭА = База + Индекс

Базово-индексная адресация с масштабированием (Based Scaled Index Mode)

ЭА = База + Индекс * Масштаб

Базово-индексная адресация со смещением (Based Index Mode with Displacement)

ЭА = База + Индекс + Смещение

Базово-индексная адресация с масштабированием и смещением (Based Scaled Index Mode with Displacement)

ЭА = База + Индекс * Масштаб + Смещение



Кроме перечисленных в таблице способов, система команд 32-разрядных процессоров обеспечивает еще два способа адресации, которые не связаны с обращением к оперативной памяти:

- прямая регистровая адресация, при которой операнд расположен в любом регистре процессора

- непосредственная адресация, при которой операнд (1, 2 или 4 байта) находится в самой команде.


Кроме того, в 32-разрядных процессорах для совместимости с процессорами 8086 и 80286 может реализовываться 16-битная модификация перечисленных способов адресации. В этом случае при формировании эффективного адреса масштаб не используется, базовыми регистрами могут быть только BX или BP, индексными – SI или DI, а смещение имеет разрядность 8 или 16 бит. Переключение режимов адресации возможно с помощью префикса команды или соответствующего бита в дескрипторе сегмента кодов.


9. Эффект гонок в микропрограммных автоматах и способы его устранения


При переходе автомата из одного состояния в другое должно переключиться столько триггеров памяти состояний, сколько разрядов в кодах этих состояний имеют различные значения. Эти переключения происходят под действием сигналов, называемых сигналами возбуждения, вырабатываемых комбинационной схемой автомата.

Если коды состояний, между которыми осуществляется переход, отличаются более чем в одном разряде, то и комбинационная схема будет вырабатывать более одного сигнала возбуждения. Такая ситуация показана на рис. 9.1,а.

При этом, поскольку задержки на элементах схемы в общем случае различны, да и количество схем, в цепях, вырабатывающих разные сигналы, также может быть различно, то задержки в формировании сигналов по отношению к началу перехода могут различаться. Т.е. эти сигналы будут поступать на триггеры памяти состояний автомата в разное время. Следовательно, переключение триггеров может происходить в различные моменты времени. Этот эффект и получил название “гонок”.

(При использовании в качестве элементов памяти триггеров с D-входами несколько сигналов переключения вырабатываются в тех случаях, когда код следующего состояния содержит несколько единиц.)

Таким образом, в процессе перехода автомата из одного состояния в другое могут возникать некоторые (незапланированные) промежуточные состояния. Поскольку значения сигналов переключения триггеров памяти зависят от состояния автомата, то при попадании автомата в промежуточное состояние эти значения могут измениться. Причем изменение это может оказаться таким, что автомат останется в этом промежуточном состоянии или переключится в какое-либо другое, не соответствующее закону его функционирования. Гонки, приводящие автомат в такое состояние, называются критическими.

Если же попадание автомата в промежуточное состояние не приведет автомат в несоответствующее состояние, то такие гонки не являются критическими (хотя и могут вызвать кратковременные импульсы выходных сигналов, если не приняты соответствующие меры).

Случаи критических и некритических гонок показаны на рис. 9.1,б и 9.1,в, соответственно.



Рис. 9.1. Гонки в автомате (а – переход автомата, на котором могут возникнуть гонки, б – критические гонки, в – некритические гонки)


На верхних частях рис. 9.1,б и 9.1,в, показаны случаи, когда сигнал R3 сброса третьего триггера памяти автомата вырабатывается ранее сигнала S4 установки четвертого триггера, при этом автомат переходит в промежуточное состояние с кодом 0100.

Если в этом состоянии при действии сигнала xk прекращается выработка сигнала S4, например, при S4 = xk T3 , где T3 – состояние третьего триггера памяти, то автомат останется в состоянии 0100, не соответствующем закону его функционирования, т.е., это будет случай критических гонок, показанный на рис.9.1,б. Если выработка сигнала S4 не прекратится, то автомат продолжит переключение триггеров памяти и перейдет в нужное состояние с кодом 0101, т.е., гонки будут некритическими, как показано на рис. 9.1,в.

Аналогичные ситуации могут иметь место и в том случае, если сигнал S4 вырабатывается ранее сигнала R3 , что показано в нижних частях рис. 9.1,б и 9.1,в.

Имеется несколько способов устранения гонок в автомате.

Один из вариантов, называемых импульсной синхронизацией, реализуется посредством подачи синхросигналов определенной длительности на разрешающие входы триггеров памяти автомата в тот момент, когда все сигналы переключения уже сформировались (иначе говоря, когда гонки закончились). Такой способ, в общем случае, может и не быть достаточно устойчивым, так как зависит от соотношения времен переключения различных триггеров, времен выработки сигналов переключения и задержек в различных цепях комбинационной схемы.

Другой вариант связан с использованием сдвоенной памяти, т.е. триггеров MS-типа, как показано на рис. 9.2. В этом случае во время перехода при действии синхросигнала СИ сигналы переключения элементов памяти вырабатываются комбинационной схемой КСх по значениям состояний второй (правой) группы триггеров памяти автомата, а воздействуют эти сигналы на триггеры первого набора. По окончании перехода сигнал СИ снимается, и состояния первой группы триггеров переписывается во вторую.





Рис. 9.2. Использование двойной памяти, для устранения эффекта гонок в автомате

Этот способ обеспечивает устойчивое функционирование автомата, но увеличивает время перехода между состояниями, так как требует переключения дополнительной (второй) группы триггеров.


Кроме двух указанных способов (которые являются чисто аппаратным решением) могут использоваться специальные методы кодирования состояний.

Простейшим вариантом является кодирование состояний автомата соседними (отличающимися только в одном разряде) кодами. Этот способ хорош в силу своей простоты, но далеко не всегда возможен. Например, к автомату, граф переходов которого содержит циклы с нечетным количеством состояний, применить кодирование соседними кодами невозможно. В этом легко убедиться, попробовав закодировать автомат с тремя состояниями, между каждой парой которых имеется переход (т.е. граф имеет вид кольца из трех состояний).

В таких случаях можно модифицировать граф автомата, вводя в нечетные циклы дополнительные пустые состояния, в которых не вырабатывается никаких выходных сигналов. Правда это усложняет автомат и увеличивает время его работы.

Существуют и более универсальные способы кодирования состояний, исключающие гонки, так называемые, методы противогоночного кодирования. Суть этих методов состоит в том, что для каждой пары состояний, связанных переходом, на котором возможны гонки, выбирается (или вводится дополнительно) переменная, т.е. разряд кода, имеет одно и то же значение в кодах этих состояний и противоположное значение – в кодах других состояний. В этом случае сигналы переключения при переходе между этими состояниями вырабатываются как функция значения только этого разряда и не меняются во время перехода. Но при этом количество разрядов, необходимых для кодирования состояний, может значительно увеличиться.


  1   2   3   4   5   6   7   8   9

Похожие:

! Вопросы, изложенные в учебных пособиях в конспект не включены iconУо «могилевский государственный университет им. А. А. Кулешова» socio-cultural english английский язык
В приложение включены дополнительные материалы, имеющие характер справочных, а также возможные ответы к некоторым из миникейсов,...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconКонспект по теме «Правление Петра I»
Задание Составить конспект по теме «Правление Петра I» с опорой на предложенные вопросы
! Вопросы, изложенные в учебных пособиях в конспект не включены iconМинистерство образования и науки Российской Федерации программа-минимум
В программу-минимум кандидатского экзамена также включены вопросы по истории развития данной специальности, основные периоды развития...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconЗадача №9
Задание № Прочитав главу в учебнике и конспект лекции, обдумайте ответы на следующие вопросы
! Вопросы, изложенные в учебных пособиях в конспект не включены iconЦентр по сотрудничеству со странами не входящими в оэср
Изложенные в настоящей работе положения и выводы не обязательно совпадают с официальными позициями Министерства финансов Российской...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconГеграфия россии
Основу содержания егэ составляет обязательный минимум содержания образования по географии. В пособиях по подготовке к единому государственному...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconПлан-конспект внеклассного мероприятия
Образовательные: дать учащимся знания по истории Астрахани и нашего края на уроках окружающего мира, внеклассных мероприятиях, во...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconВходили в кружок при женском монастыре Пор-Рояль
Издали «Грамматика общая (genial) и рациональная (resonné)», содержащая основы искусства речи, изложенные ясным и естественным образом,...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconУчебное пособие для студентов медицинских училищ и колледжей по специальности «сестринское дело» набережные челны 2011
Учебное пособие предназначено для использования на уроке и для самостоятельного изучения темы «Первая медицинская помощь при состояниях,...
! Вопросы, изложенные в учебных пособиях в конспект не включены iconИнститут дополнительного профессионального образования
Данная рабочая программа включает в себя требования образовательного Государственного стандарта, изложенные в примерной программе...
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib2.znate.ru 2012
обратиться к администрации
Библиотека
Главная страница